一、课程与教师简介

《数字电子技术基础》是面向我校电类专业大二年级开设的专业必修课，48学时、3学分，采用线上线下混合式教学。课程主要研究数字逻辑电路与数字系统的基本理论、分析方法和设计方法，涵盖门电路、组合逻辑电路、时序逻辑电路、存储器、可编程逻辑器件及A/D、D/A转换等内容，是电类专业学生夯实工程基础、提升数字电路分析与设计能力的重要载体，也与轨道交通信号控制、智能运维、人工智能、大数据等高新技术紧密关联。

课程负责人为刘昕伟副教授，团队成员包括李德月、滕岳、崔金龙、张义伟等教师。团队坚持“以学生为中心”理念，立足应用型本科人才培养定位，将知识传授与价值引领相统一，深度挖掘课程中蕴含的家国情怀、工匠精神、科学素养、使命担当等思政元素，把思政育人有机融入课堂教学全过程，引导学生以数字技术赋能轨道交通发展，树立“技术服务国家、技能助力复兴”的理想。

二、课程思政教学设计与实施

课程立足学校应用型本科办学定位和电类专业轨道交通特色，创新构建“知识点—行业案例—思政价值”三维融合路径，形成“节节有思政”的课程思政体系。经过多年教学实践，团队梳理出7大思政切入点、30个教学案例、80个思政元素，把轨道交通工程场景、科技发展案例与数字电路知识自然衔接。

在教学实施中，课程采用线上线下混合式教学模式。线上借助Multisim仿真、时序动画等降低抽象知识理解难度，推送国产芯片、轨道交通数字技术等纪录片与案例；线下侧重电路实操、实物演示、小组研讨和工程任务，弱化复杂理论推导，强化实践应用。课堂通过案例导入、课堂研讨、小组任务、拓展阅读等方式，改变单纯讲授知识的模式，避免思政“硬植入”，努力实现“润物细无声”。

例如讲授FPGA数字系统设计时，团队结合高铁列控芯片发展历程，介绍我国早期列控核心芯片依赖进口、面临“卡脖子”风险，以及科研团队历时多年攻克时序优化、抗干扰等难题，实现FPGA芯片自主研发的故事。课堂上引导学生对比中外芯片逻辑差异，分析攻关细节，让学生在掌握FPGA编程知识的同时，深刻理解“科技自立”的意义，激发“技术报国”的志向。

在计数器设计教学中，课程设置了“高铁车次计数器设计”实践项目，以轨道交通车次统计为模拟情境，要求学生设计具有车次统计、区间清零、故障报警等功能的数字计数器。教师模拟“计数偏差”“清零失效”等问题，引导学生以“运营精准无差错”为标准，排查逻辑与接线。在反复调试中，学生不仅强化了计数器设计能力，也通过“计数偏差可能影响调度”的教学案例，体会到“技术细节即责任”，逐步养成严谨态度与协作精神。

三、建设成效与感悟

课程采用“1+N多阶段全过程考核评价体系”，“1”为课程总成绩，“N”为多次阶段考核，涵盖线上学习、过程性评价、课后评价和终结性评价，兼顾学习结果与学习过程。近年来，学生评教分数超过95分，教师互评与督导评价均为优秀。课程获评校级线上线下混合一流本科立项建设课程，初步建成以“实践+创新”为核心、以本课程为主干的平台，构建起“理论—实践、课内—课外、线上—线下、教学—科研”四维结合的教学新体系。

团队建设也取得积极成效。课程组获沧州交通学院“双十佳”先进集体荣誉称号；团队成员获第六届全国高等学校青年教师电工学课程教学一等奖、第十二届全国高校电工电子基础课程实验教学案例设计竞赛全国二等奖、河北省高校教师教学创新大赛三等奖等多项奖励。教师课后通过QQ群、学习通转载思政案例、发起讨论，在潜移默化中深化学生专业认知，厚植家国情怀与职业责任感，为同类课程提供了借鉴。

授课教师感悟：“数字电路有逻辑，育人更要有温度。我们希望每一次门电路设计、每一次计数器调试，都不只是技术训练，更是学生感悟责任、坚定信念的过程。”后续课程将继续深挖轨道交通中的思政资源，丰富课程思政案例微视频，打造立体化教材，增加开放性试题和探究型实验比例，持续提升课程思政育人实效。

四、结语

于电路推演之中求真，在实操调试之间砺行。课程团队立足《数字电子技术基础》课堂，将严谨务实的工程素养浸润教学全过程，助力学生实现技术能力与综合素养同步成长。